
Query/Command: PRT SS 8 MAX 1-5 IMG

- 1/1 JAPIC (C) JPO- image
- PN JP 09017776 A 19970117 [JP09017776]
- TI MANUFACTURE OF SEMICONDUCTOR DEVICE AND SEMICONDUCTOR MANUFACTURING APPARATUS
- IN NOGUCHI OSAMU
- PA SONY CORP
- AP JP18462895 19950627 [1995JP-0184628]
- IC1 H01L-021/3065
- IC2 H01L-021/205 H01L-021/768 H05H-001/46
- AB PUPPOSE: To obtain a semiconductor manufacturing apparatus by which an organic substance remaining on the surface of a semiconductor substrate is removed surely by a method wherein the semiconductor substrate is cleaned by O(sub 3) gas at a high temperature and a film unstable with reference to the organic substance is formed after its cleaning operation is finished.
 - CONSTITUTION: A semiconductor substrate 24 is preheated by a heater inside a semiconductor manufacturing apparatus body 21, and O(sub 3) gas 29 is introduced into the semiconductor manufacturing apparatus body 21. A remaining organic substance on the semiconductor substrate 24 reacts with the O(sub 3) gas 29, and it is discharged from the semiconductor manufacturing apparatus body 21 as a volatile product such as CO or CO(sub 2). Then, an O(sub 3) TEOS NSG film is formed on a wiring pattern on the semiconductor substrate 24 clear of the remaining organic substance.
 - COPYRIGHT: (C)1997, JPO

Click on image to view Tiff





Home




Search 5



Patent List



MicroPatent® Worldwide PatSearch: Record 1 of 1



Family Lookup

JP09017776 MANUFACTURE OF SEMICONDUCTOR DEVICE AND SEMICONDUCTOR MANUFACTURING APPARATUS SONY CORP

Inventor(s): ;NOGUCHI OSAMU
Application No. 07184628 , Filed 19950627 , Published 19970117

Abstract:

PURPOSE: To obtain a semiconductor manufacturing apparatus by which an organic substance remaining on the surface of a semiconductor substrate is removed surely by a method wherein the semiconductor substrate is cleaned by O_3 gas at a high temperature and a film unstable with reference to the organic substance is formed after its cleaning operation is finished.

CONSTITUTION: A semiconductor substrate 24 is preheated by a heater inside a semiconductor manufacturing apparatus body 21. and O $_3$ gas 29 is introduced into the semiconductor manufacturing apparatus body 21. A remaining organic substance on the semiconductor substrate 24 reacts with the O $_3$ gas 29, and it is discharged from the semiconductor manufacturing apparatus body 21 as a volatile product such as CO or CO $_2$. Then, an O $_3$ TEOS NSG film is formed on a wiring pattern on the semiconductor substrate 24 clear of the remaining organic substance.

Int'l Class: H01L0213065 H01L021205 H01L021768 H05H00146

MicroPatent Reference Number: 001001720

COPYRIGHT: (C) 1997 JPO

A

्

1.db(2.def 3.hie



atentWeb | Home Se

Edit earch Heturn to Patent List Help

For further information, please contact:
Technical Support | Billing | Sales | General Information

(19)日本国特許 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-17776

(43)公開日 平成9年(1997)1月17日


(51) Int.Cl. ⁶		識別記号	庁内整理番号	ΡI			技術表示箇所
H01L	21/3065			H01L 2	21/302	G	
	21/205				21/205		
	21/768		9216-2G	H05H	1/46	В	
H 0 5 H	1/46		9216-2G			M	
				HO1L 2	21/90	1/90 D	
				審査請求	未請求	請求項の数5 FD	(全7頁)
(21)出願番号		特膜平 7-184628		(71)出顧人	000002185		
					ソニーを	朱式会社	
(22)出顧日		平成7年(1995)6月27日			東京都品	品川区北品川6丁目7	番35号
				(72)発明者	野口(§	
					長崎県副	東早市津久葉町1883番	43 ソニー長
					崎株式会	社内	

(54) 【発明の名称】 半導体装置の製造方法及び半導体製造装置

(57)【要約】

【目 的】 半導体基板の表面に存在する有機物の完全 除去を可能にし、有機物に対して不安定な膜の成膜時に 安定した膜厚を形成できる半導体装置の製造方法を提供 することを目的とする。

【構 成】 半導体基板上にAl を蒸着してフォトレジ ストの塗布後にフォトリソグラフィ技法を用いてA1の 配線パターン化を行って、ステップS1でAl のエッチ ングを行い、ステップS2でフォトレジストをレジスト 除去剤で除去し、ステップS3でフォトレジスト除去と 同一装置内で○3 ガスにより半導体基板表面の有機物を ○3 ガスにより反応させてクリーニングし、ステップS 4 でプラズマTEOS膜を蒸着し、ステップS3でプラ ズマTE○S膜上に有機物に対して不安定な○3 /TE ○S SNG膜を成膜する。



【特許請求の範囲】

半導体基板上に下層配線パターンを形成 【請求項1】 する工程と、

前記下層配線パターンの形成後にこの下層配線パターン の形成に用いた半導体製造装置と同一の半導体製造装置 内で高温の○3 ガスにより前記半導体基板のクリーニン グを行う工程と、

前記クリーニングの終了後に有機物に対して不安定な膜 を成膜する工程と、よりなる半導体装置の製造方法。

【請求項2】前記有機物に対して不安定な膜は、前記○ 3 ガスによるクリーニングの終了後に前記下層配線パタ ーン上に下地膜を介して層間絶縁膜用として形成される ○3/TE○S NSG膜であることを特徴とする請求 項1に記載の半導体装置の製造方法。

【請求項3】 前記03 ガスによりクリーニングを行う 工程は、前記半導体基板の表面に吸着する有機物によっ て不安定となる膜の形成前に前記半導体基板の製造に用 いた半導体製造装置と同一の半導体製造装置内で行うこ とを特徴とする請求項1に記載の半導体装置の製造方 法。

【請求項4】 前記〇3 ガスによりクリーニングを行う 工程は、半導体基板に自然酸化膜の影響を受けやすい膜 の形成前に半導体基板の表面に吸着された有機物を除去 するために行うことを特徴とする請求項1に記載の半導 体装置の製造方法。

【請求項5】 プラズマCVDあるいはLP-CVDを 行い、○3 ガス導入機能を備えた半導体製造装置または マルチ・チャンバを備えた半導体製造装置において、〇 3 クリーニング・チャンバを備えることを特徴とする半 導体製造装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体基板上の吸着有 機物により成膜時の膜厚形成に影響を受けやすい膜の形 成に際して、その下地膜の成膜前に、同一の半導体製造 装置内部で室温または高温で○3 クリーニングを行うこ とにより吸着有機物を除去し、半導体基板の表面状態に 影響を受けやすい成膜の安定化を期すようにした半導体 装置の製造方法及び半導体製造装置に関する。

[0002]

【従来の技術】VLSI(超大規模集積回路)の層間絶 縁膜として、酸化剤に○3 ガスを用い、液体ソースにT EOSを用いて、CVD技法によりNSGを成膜した層 間絶縁膜(以下、O3 /TEOS NSG膜という)が 最近用いられている。このO3 /TEOS NSG膜 は、半導体基板上に下層の配線パターンの形成後、フロ ー・ライク形状に形成されるのが特徴である。ここで、 MOSトランジスタを例にしてO3 /TEOS NSG 膜を成膜するに至る過程を概述する。図7はMOSトラ ンジスタの基本的構成を示す断面図である。

【0003】この図7において、P型ンリコン基板1に ソース、ドレインとなるn+ 拡散層2、3を形成すると ともに、Si O2 によるフィルド酸化膜4、5を形成。 し、全体に酸化膜7を形成し、フォトレジストの塗布及 びフォトリソグラフィ技法とエッチングにより酸化膜を パターン化してゲート酸化膜7を形成し、ポリンリコン の成膜後、パターン化してゲート酸化膜7上にポリンリ コン・ゲート8を形成し、さらに上面にBPSG8を成 膜し、ソース、ドレインとなる領域にコンタクトを取 り、その上にAlを蒸着させて、ゲート、ソース、ドレ インに接続する1層目のAlの配線パターン9を図示し ないフォトレジストを塗布してエッチングにより形成す る。かくして、MOSトランジシタを構成した半導体基 板が得られる。

【0004】このA1の1層目の配線パターン9上に2 層目の配線パターンを形成するために、1層目の配線パ ターン9と2層目の配線パターンヒを絶縁する層間絶縁 膜を形成することになるが、この際、下地膜のプラズマ -TEOS10 (以下、P-TEOSという)を介して 20 層間絶縁膜として、上述のO3 /TEOS NSG膜1 1を形成する。ところが、○3 /TE○S NSG膜1 1は水分や有機溶剤、さらには、下地膜の表面の吸着物 等によって○3 /TE○S NSG膜11の膜厚が変化 する特徴がある。特に有機物が存在していると、その特 徴が顕著に現れてくる。つまり、○3 /TE○S NS G膜11の下地膜であるP-TE○S10の表面の状態 に対して敏感である。この場合の有機溶剤は、Al の1 層目の配線パターン9のエッチング処理を行った後に洗 浄するために使用する有機洗浄液による有機物等が該当 30 する。

[0005]

【発明が解決しようとする課題】このようょ有機物が残 存した状態でAIの1層目の配線パターンミを介してP -TEOS10を成膜すると、下地膜のP-TEOS1 0 が有機物に汚染して成膜されることになる。この結 果、O3 /TEOS NSG膜11がP-JEOS10 に影響されて、その膜厚が図7の有機物に汚染されてい ない通常の膜厚に対して、図8に示すように、膜厚Xに 変化が生じて薄くなって、O3 /TEOS NSG膜1 1 が変形するとともに、A1 の1 層目の配線バターン 9 のスペースに対しても、O3/TEOS NSG膜11 の膜厚が変化する。

【0006】図9は、A1 の配線パターン 3のスペース 幅を取り、縦軸にO3/TEOSNSG膜11の膜厚を 取って示したものである。図9における実線AはP-T EOS10が有機物に汚染されていない場合の○3 /T EOS NSG膜11の特性を示しているのに対して、 破線BはP-TEOS10か有機物に汚染されている場 合の○3 /TE○S NSG膜11の特性を示してい

50 る。この両特性A、Bを比較しても明らかなように、有

3

機汚染のない特性Aの方がA1の1層目の配線パターン 9のスペース幅に対して○3 /TEOS NSG膜11 の膜厚の変化が緩やかであることを示している。換言す れば、O3 /TEOS NSG膜11の下地膜のP-T EOS10が有機物の汚染により、Alの1層目の配線 バターン9のスペース幅に対してO3 /TEOS NS G膜11の膜厚の変動が大きいことがわかる。このよう に、有機汚染物によるO3 /TEOS NSG膜11の 成膜に対する影響は、O3 /TEOS NSG膜11の 成膜前に残留有機物が存在している場合も同様である。 【0007】一方、DRAMの容量絶縁膜として用いら れるLP-CVDにより成膜されたSiN(以下、LP -CVD Si Nという)の膜厚、ひいては容量値がそ の成膜時に自然酸化膜の有無によって影響する。図10 は、横軸にLP-CVD Si Nの蒸着時間を取り、縦 軸にLP-CVD Si Nの膜厚を取って示した特性図 であり、実線のこは自然酸化膜のない場合の特性を示 し、破線のDは自然酸化膜がある場合の特性を示す。

【0008】この図10に示すように、自然酸化膜が存在する場合には、LP-CVD Si Nの膜厚の成膜時に自然酸化膜のない場合に対して、潜伏期T (incubation time)が生じることになる。この潜伏期Tは有機物の量の多少に応じて変化する。潜伏期Tが変化すると、LP-CVD Si Nの蒸着時間が変化することになり、したがって、LP-CVD Si Nの膜厚の成膜にばらつきが生じ、結局容量値のばらつきの原因となる。特に、前記容量絶縁膜は、通常50~10 程度の極めて薄い膜であり、自然酸化膜による影響が極めて大きく、自然酸化膜の存在量によっては、容量絶縁膜の膜厚制御が困難となる。

【〇〇〇9】このような容量値のばらつきを防止するために、LP-CVD Si Nの成膜時に、その下地膜の形成をRTN/LP・Si Nのような2層構造を形成することも提案されている。しかし、この2層構造とした場合には、RTNの成膜からLP・Si Nの成膜に至までの間の処理工程を放置したままにして置くと、RTNの膜表面に有機物が吸着され、この有機物により自然酸化膜が形成されたのと同じような潜伏期工が生じ、結局LP-CVD Si Nの成膜にばらつきが生じることになる。

【0010】本発明は、前記事情に鑑み案出されたものであって、半導体基板の表面に残存する有機物の除去を確実に行うことができ、下地膜の有機物の存在により有機物に対して不安定な膜の成膜のばらつきを未然に防止でき、この有機物に対して不安定な膜の処理の安定性を向上することができる半導体装置の製造方法を提供することを目的とする。

【○○11】また、本発明は、下地膜が有機物で汚染されているような場合でも、○3 ガスクリーニングにより有機物汚染を除去することができ、下地膜の有機物の存 50

在により有機物に対して不安定な膜の成膜時でも、膜厚の安定した成膜が可能となる半導体製造装置を提供する ことを目的とする。

[3012]

【課題を解決するための手段】上記目的を達成するために、本発明は、半導体基板上に下層配線パターンを形成する工程と、前記下層配線パターンの形成後にこの下層配線パターンの形成に用いた半導体製造装置と同一の半導体製造装置内で高温の〇3 ガスにより前記半導体基板のクリーニングを行う工程と、前記クリーニングの終了後に有機物に対して不安定な膜を成膜する工程とよりなるものである。

【○○13】また、本発明は、プラズマCVDあるいは LP-CVDを行い、○3 ガス導入機能を崩えた半導体 製造装置またはマルチ・チャンバを備えた半導体製造装 置において、○3 クリーニング・チャンバを備えること を特徴とするものである。

[0014]

【作用】本発明によれば、半導体基板上に下層配線パタ つンを形成した半導体製造装置をそのまま使用して、〇 3 ガスを導入して半導体基板をクリーニングし、半導体 基板表面の残留有機物と反応させ、〇〇あるいは〇〇2 のような揮発生成物として除去し、残留有機物の除去後 に下地膜を介して有機物に対して不安定な膜を層間絶縁 膜として残留有機物の影響を受けないで成膜する。これ により、半導体基板の表面に残存する有機物の除去を確 実に行うことができ、下地膜の有機物の存在により有機 物に対して不安定な膜の成膜のばらつきを未然に防止で き、この有機物に対して不安定な膜の処理の安定性を向 30 上することができる。

【○○15】また、本発明によれば、○3 ガス導入機能を備えた半導体製造装置またはマルチ・チャンパを備えた半導体製造装置に設けた○3 クリーニング・チャンパに○3 ガスを導入することより、○3 クリーニング・チャンパに収納されている半導体基板の表面に付着した残留有機物が○3 ガスと反応して、○3 ガスのクリーニング・チャンバから除去可能とし、その後の半導体基板に形成する有機物に対して不安定な膜形成時に安定した成膜レートで膜形成を行う。したがって、下地膜が有機物で汚染されているような場合でも、○3 クリーニングにより有機物汚染を除去することができ、下地膜の有機物汚染に対して不安定な膜の成膜時でも、膜厚の安定した成膜が可能となる。

[0016]

【実施例】以下本発明の半導体装置の製造方法及び半導体製造装置の実施例について図面に基づき説明する。まず、本発明の半導体装置の製造方法に適用される半導体製造装置の実施例から説明する。図1は本発明の半導体製造装置の概略的構成を示す構成説明図である。この図1における21は半導体製造装置本体であり、半導体製

造装置本体21内にヒータが収納されている。ヒータは シールド22により密閉され、かつシールドされてい る。シールド22上には支持台23が設けられており、 支持台23上に処理すべき半導体基板24を載置するよ うになっている。これらのシールド22、支持台23、 半導体基板24、ヒータは共に図示しないモータを主体 にした回転機構により、半導体製造装置本体21内で所 定速度で回転可能になっていると共に、シールド22の 部分が下部電極になっている。

【0017】この下部電極に対向するように、半導体製 造装置本体21内の上部には、上部電極25が対峙して いる。上部電極25には、13.56MHzの高周波電 圧を発生する高周波電源26から印加されるようになっ ている。また、上部電極25を通して、反応ガスとして ○2 ガス27が半導体製造装置本体21内に導入される ようになっているとともに、TEOS28も導入可能に なっている。以上までの構成は、半導体製造装置の一般 的な概略構成であり、図1の実施例では、この構成にさ らに、03 ガス29を半導体製造装置本体21内に供給 可能な機能を持たせている点に特徴がある。

【0018】次に、以上のように構成された本発明の半 導体製造装置により、本発明の半導体装置の製造方法の 一実施例について説明する。図2は、この半導体装置の 製造方法の一実施例の処理手順を示すプロセス・フロー を示すものであり、この図2において、まず、ステップ S1の処理を実行する前に、図1の半導体製造装置本体 21内の支持台23上に半導体基板24を載置する。こ の半導体基板24は、この実施例では、たとえば、図 7、図8で示したように、シリコン基板にソース、ドレ インの n+ 拡散層、フィルド酸化膜、ゲート酸化膜を酸 化して形成されたポリシリコン・ゲート、BPSGにコ ンタクト・ホールを形成して、Al の1層目の配線パタ ーンを形成するためにA1を蒸着して、エッチングによ りAlの1層目の配線のパターン化を行う前の段階の半 導体基板である。

【0019】このようにAlの1層目の配線パターンを 形成する前の段階の半導体基板24をそのまま半導体製 造装置本体21内の支持台23上に載置したまま、すな わちA1 の1層目の配線パターン形成以降の製造処理過 ップS1以降の製造工程処理を行う。図2のステップS 1で半導体基板24上に蒸着されたA1の上面にフォト レジストを塗布して、フォトリソグラフィ技法によりフ オトレジストをパターン化するとともに、Al のエッチ ングを行って、Alの1層目の配線パターンを形成す る。

【0020】次に、ステップS2に移行し、A1 の1層 目の配線パターン上のフォトレジストを有機溶剤を用い て除去する。この有機溶剤の使用により、A1の1層目 の配線パターン上や、BPSG膜上に有機物が残存して 50

いると、既述のごとく、層間絶縁膜の下地膜となるP-TEOSがそのまま有機物に汚染された状態で形成され ることになる。そこで、この実施例では、引き続き半導 体基板24を半導体製造装置本体21内の支持台23上 に載置したまま、P-TEOSの成膜処理工程前にこの 実施例の特徴となるステップS3でまず、半導体製造装 置本体21内に○3 ガス29を導入して○3 ガス29に よる半導体基板24の残存有機物のクリーニング工程に 入る。このステップS3の○3 ガス29によるクリーニ 10 ング工程以降の詳細なプロセス・フローが図3に示され ている。

6

【0021】この図3におけるステップS3aでは、引 き続き半導体基板24を半導体製造装置本体21内の支 持台23上に載置した状態とし、次いで、 ステップS3 bで半導体基板24を半導体製造装置本体21内のヒー タにより予熱して、半導体基板24の温度が○3 ガス2 9によるクリーニング処理を安定に行えるようにする。 半導体基板24の温度が所定の温度に達すると、スティ プS3cに移行し、半導体製造装置本体21内に○3 ガ 20 ス29を導入する。このO3 ガス29を半導体製造装置 本体21内に導入することにより、半導体基板24上の 残存有機物が○3 ガス29と反応して、○○、あるいは CO2 のような揮発生成物として、半導体製造装置本体 21から排出することにより、半導体基板24上の残存 有機物を除去することができる。

【0022】次いで、図2のプロセス・フコーのスティ プS4に移行し、残存有機物を除去した半導体基板24 上のAlの1層目の配線パターン上に○3 / TE○S NSG膜の下地膜となるP-TE∪Sの成膜工程に移行 し、半導体製造装置本体21内にTEOS28を導入す るとともに、高周波電源26から13.56MHzの高 周波電圧を上部電極25に印加し、半導体製造装置本体 21内にプラズマを発生させて、P-TEOSの成膜を 行う。P-TE○Sの成膜は、○3 クリーニングと同し 半導体製造装置本体21内で行うことができ、P-TE ○Sの成膜が有機物の汚染から免れることになり、後述 のO3 / P-TEOS SNG膜の成膜工程を安定化す ることができる。

【OO23】P-TEOSの成膜後、ステップS5に移 程も引き続き半導体製造装置本体21を使用して、ステー40--行し、半導体製造装置本体21内にTEO528,〇3--ガス29を導入してCVD法により、O3/P-TEO SSNG膜の成膜を行う。このように、ステップS4で のP-TEOSの成膜とステップS5でのO3 /P-T EOS SNG膜の成膜工程を一括して表示したのが、 図3のプロセス・フローのステップS6であり、このス テップS6の処理終了後、ステップS7で半導体製造装 置本体21内の真空引きを行い、半導体製造装置本体2 1内の支持台23から半導体基板24をステップS8で 取り出して、一連の処理工程を終了する。

【0024】このように、この実施例でな、従来のプラ

ズマCVDに○3 ガス23を導入して下地膜のP-TE ○Sの成膜前に半導体基板23の残存有機物のクリーニ ングを行うようにしたものであり、これによって、O3 /P-TEOS SNG膜による層間絶縁膜の成膜を安 定した状態で行うことができる。なお、上記の半導体製 造装置の実施例では、平行平板の場合を例示している が、高周波電力の供給方法は特に限定されない。

r

【〇〇25】次に、本発明の半導体装置の製造方法の第 2の実施例について説明する。上記第1の実施例では、 C3 ガスによるクリーニングは、下地膜であるP-TE ○Sの成膜前に行う場合について説明したが、この第2 の実施例では、層間絶縁膜となるO3 / P-TEOS SNG膜の成膜工程前にO3 ガスによるクリーニングを 行う。すなわち、PITEOSの膜の成膜後に所定時間 放置した状態であると、P−TE○Sの膜の表面に有機 物が吸着される場合がある。そこで、○3 /P-TE○ S SNG膜の成膜工程前に図1で示した半導体製造装 置本体21のようなO3 /P-TEOS CVD装置に ○3 ガスを導入することにより、P-TEOSの表面に 吸着された有機物は前記第1の実施例の場合と同様に、 この吸着有機物が〇3 ガスによりC〇やC〇2 などの揮 発生成物として除去する。これにより、前記第1の実施 例と同様の効果が得られる。

【0026】次に、本発明の半導体製造装置の第2の実 施例について説明する。図4はこの半導体製造装置の第 2の実施例の概略的構成を示す構成説明図である。この 図4に示すように、常時真空状態を保持することがで き、半導体基板の挿入、取り出しが可能になっているロ ード・ロック室31の上部に蒸着チャンバ32が連結さ 連結されている。蒸着チャンバ32は半導体基板の所定 の部位に所定の膜を形成するためにポリシリコンや、A 1 などの配線パターンなどを蒸着して形成するチャンバ であり、また○3 クリーニング・チャンバ33は○3 ガ スにより半導体基板の所定部分に吸着されいる有機物を 反応させて、除去するためのものである。

【0027】図5は、03クリーニング・チャンバ33 の概略的構成を示す構成説明図である。図5において、 ○3 クリーニング・チャンバ33内には、ヒータ34が か支持台を介して半導体基板35が載置されるようにな っている。また、○3 クリーニング・チャンバ33内の 上部電極25には、ヒータ34に対向して有機物クリー ニング用のO3 ガス導入口36が設けられている。O3 ガス導入口36から03クリーニング・チャンバ33内 にO3 ガスが導入されるようになっている。

【0028】次に、図4、図5に示す本発明の半導体製 造装置の第2の実施例により、DRAMにおける記憶用 のキャパシタを形成するためのSi N膜を成膜する本発 明の半導体装置の製造方法の第3の実施例について図6 のプロセス・フローに沿って説明する。まず、図らのス テップS11でDRAMのキャパシタの下部電極を蒸着 チャンバ32内で形成した後に、ステップS12でRT N(ラピッド・サーマル・ナイトライゼーション)処理 を行う。すなわち、ランプ・アニーラ内で、ランプで下 部電極を形成した半導体基板を加熱しながら、アンモニ ヤを流すことにより、シリコン・ナイトライドを熱で形 成する。

8

【0029】このシリコン・ナイトライドはLP-Si N膜の下地膜となるものであるが、このシリコン・ナイ トライドにより、後述するLP-SiNが自然酸化膜に よる影響を防止されることになる。またシリコン・ナイ トライド上に直接LP-Si N膜を成膜したのでは、前 述のように、LP-Si N膜の成膜時にシリコン・ナイ トライド上に吸着れている有機物により、LP-Si N 膜の膜厚が影響される。そこで、この第3の実施例で は、ステップS12でのRTN処理後に、ステップS1 3に移行して、○3 クリーニング工程移行する。このス テップS13では、前記RTN処理をしてシリコン・ナ 20 イトライドを形成した半導体基板を蒸着チャンバ32か らロード・ロック室31を経由して、大気に半導体基板 が触れることなく、半導体基板を○3 クリーニング・チ ャンバ33に移送させる。

【0030】03 クリーニング・チャンバ33内では、 半導体基板35をヒータ34上に設けられた支持台上に 載置させて、ヒータ34により半導体基板35が所定の 温度になるまで予熱しておき、この状態で○3 ガス導入 □36から○3 ガスを導入し、○3 クリーニング・チャ ンバ33内で半導体基板35に吸着されている有機物と れているとともに、○3 クリーニング・チャンバ33が 30 ○3 ガスとを反応させて、前記半導体装置の製造方法の 第1、第2の実施例の場合と同様に、有機物を半導体基 板から除去する。ステップS13での○3 フリーニング 処理の終了後、ステップS14で半導体基板33をO3 クリーニング・チャンバ33内からロード・ロック室3 1を経由して半導体基板35が大気に触れることなく、 蒸着チャンバ32内に移送する。蒸着チャンバ32内で は、LP-Si N膜の成膜の行い、DRAMのキャパシ タの誘電体部分を形成する。

【0031】この半導体装置の製造方法の第3の実施例 設けられており、ヒータ34上には、図示されていない 40 の場合でも、LP-Si N膜の成膜前に○3 クリーニン グを行って、シリコン・ナイトライドに吸着されている 有機物による汚染を防止して、LP-SiN膜の成膜を 行うから前記半導体装置の製造方法の第1、第2の実施 例の場合と同様にLP-Si N膜の成膜を安定して行う ことができ、プロセス・マージンの拡大が可能となる。 【0032】なお、図4の実施例では、蒸着チャンバ3 2と○3 クリーニング・チャンバ33とを有するいわゆ るマルチ・チャンバによる連続処理についての実施例を 例示したが、LP−CVDテャンパに○3 ガスを導入 し、図3に示したようなプロセス・フローで示すような

9

処理手順で同一チャンバ内で○3 クリーニングを行うようにしても、同様の効果が得られる。この場合のLP- CVDチャンバは枚葉型、バッチ型のいずれでもよい。また、前記各実施例における○3 クリーニング処理時の温度は常温、高温のいずれでも良いが、温度が高い程高いクリーニング効果が得られる。

【① ○ 3 3】さらに、前記各実施例では、○3 /TE○ S NSG, LP-CVD Si Nの形成前に○3 クリーニング処理を行う実施例ついて説明してきたが、、本発明では、これに限定されるものではなく、半導体基板の有機物によって不安定になるプロセスにおいて、有効であることはいうまでもない。

[0034]

【発明の効果】以上の説明で明らかなように、本発明は、下層の配線パターンの形成後にこの下層の配線パターンの形成に用いた半導体製造装置と同一の半導体製造装置内で高温の○3 ガスにより半導体基板のクリーニング終了後に有機物に対して不安定な膜を成膜するようにしたので、半導体基板の表面に残存する有機物の除去を確実に行うことができ、下地膜の有機物の存在により有機物に対して不安定な膜の成膜のばらつきを未然に防止でき、この有機物に対して不安定な膜の処理の安定性を向上することができる。

【○○35】また、本発明は、半導体製造装置に○3ガス導入機能を備えた○3クリーニング・チャンバを設けるようにしたので、下地膜が有機物で汚染されているような場合でも、○3クリーニングにより有機物汚染を除去することができ、下地膜の有機物の存在により有機物に対して不安定な膜の成膜時でも、膜厚の安定した成膜が可能となる。

【図面の簡単な説明】

【図1】本発明の半導体製造装置の第1の実施例の概略 的構成を示す構成説明図である。

【図2】本発明の半導体装置の製造方法の第1の実施例 を説明するためのプロセス・フロー・チャートである。

【図3】図2のプロセス・フロー・チャートの処理手順

の詳細な説明を行うためのプロセス・フロー・チャート である。

10

【図4】本発明の半導体製造装置の第2の実施例の概略 的構成を示す構成説明図である。

【図5】図4の半導体製造装置における○3 クリーニング・チャンバの概略的構成を示す構成説明図である。

【図6】本発明の半導体装置の製造方法の第3の実施例を説明するためのプロセス・フロー・チャートである。

【図7】○3 /TE○S NSG膜を形成した従来の半 10 導体装置の構成を示す断面図である。

【図8】有機物の影響を受けて膜厚が変動した状態で○ 3 / TE○S NSG膜を形成した従来の半導体装置の 構成を示す断面図である。

【図9】○3 /TE○S NSG膜を形成した従来の半導体装置における○3 /TE○S NSG膜がAlの下層配線パターンのスペースに対して○3 /TE○S NSG膜が有機物の有無により成膜時に膜厚が変動する状態を比較して示す特性図である。

【図10】従来のDRAMの容量絶縁膜用のLP-CV 20 D Si Nが自然酸化膜の有無によってLP-CVD Si Nの膜厚が影響を受ける状態を説明するための特性 図である。

【符号の説明】

21 半導体製造装置本体

22,34 ヒータ

23 支持台

24,35 半導体基板

25 上部電極

26 高周波電源

30 27 02 ガス

28 TEOS

29 03 ガス


31 ロード・ロック室


3.2 蒸着チャンバ


33 03 クリーニング・チャンバ

36 03 ガス導入口

[図2] 【図4】 【図5】









[図6]


【図1】




【図3】




【図7】



[図8]



【図9】



▲1スペース幅